台積電CoWoS封裝產品良率達98%　令外媒驚嘆原因曝

台積電先進封裝技術再傳捷報，台積電副總經理何軍近日透露，該公司部分CoWoS封裝產品良率已達98%至99%，這項成果適用於多款AI相關產品，而現在採用5.5倍光罩尺寸技術。台積電更計畫於2029年前將封裝技術擴展至14倍光罩尺寸。此消息引發外媒關注，因封裝面積若愈大，缺陷機率通常愈高，能達到如此高良率相當難得。

CoWoS良率衝上98%

據《wccftech》報導，何軍指出，目前台積電CoWoS技術可將多顆運算晶片與記憶體晶片整合，製作出尺寸達單一晶片5.5倍的封裝成品。由於封裝面積更大，且需整合多顆晶片，最終產品出現缺陷的機率也會提高。

常見缺陷包括底部填充材料產生氣泡，以及晶片接合用凸塊位置偏移。何軍指出，當封裝尺寸擴大至超過單一光罩尺寸3倍後，對封裝內晶片與元件的耐熱性、機械強度等要求也會隨之提高，相關規格甚至必須達到或超越車用等級標準。

何軍表示，封裝內部各項元件在產品開發階段，就必須依照整體封裝的機械、熱能及其他條件進行設計與驗證，才能確保完成封裝後穩定運作。台積電目前CoWoS技術已推進至5.5倍光罩尺寸，並計畫持續擴大封裝能力，目標在2029年前進一步提升至14倍光罩尺寸。